1. 前言：
　　CVD（Chemical vapor deposition），是透过化学反应将具挥发性的成分与其它气体反应以产生非挥发性且沉积在Substrate上的固态产物如生成导体钨、多晶系，半导体单晶系，绝缘体介电材料PSG等等。所具备的特点是沉积的种类多样化，成本低，且能够批处理。和PVD相较起来，更明显的优点是在step coverage上的表现佳，CVD可避免step coverage的情况发生。
　　但随着环保的需求逐渐抬头，CVD制程含大量有毒、易燃烧、易爆炸物质，且CVD的制程中及制程后包含了以水来清洗，或是再燃烧的过程，水洗造成水质污染、再燃烧造成空气污染，对环境都造成伤害。而PVD伤害较低，这将是本制程非常重要的优点之一。
　　本文将先介绍PVD的制程，在比较不同PVD制程后，简介蒸镀、溅镀不同的设备概况。

2. PVD介绍
　　物理气相沉积(Physical Vapor Deposition, PVD)是今日在半导体制程中，被广泛运用于金属镀膜的技术。以现今之金属化制程而言:举凡Ti、TiN、TiW等所谓的「反扩散层」(barrier layer)，或是「黏合层」(glue layer);Al之栓塞(plug)及导线连接(inter connect)，以及高温金属如WSi、W、Co等，都可使用物理气相沉积法来完成。随着半导体芯片所需金属层数(metal layer)愈来愈多，后段金属镀膜的比重也愈形重要，估计将来甚至可达到一半以上。因此而言，物理气相沉积法，半导体制程上，扮演着举足轻重的角色。一般来说，物理气相沉积法可包含下列三种不同之技术:
A.蒸镀(Evaporation)。
B.分子束磊晶成长(Molecular Beam Epitaxy, MBE)。
C.溅镀(Sputter)。

3. 蒸镀介绍

　　以热将蒸镀源加热，使蒸发成蒸气，到被镀物上沉积。如表1，是蒸镀在实际过程中所发生的化学反应过程表示式。蒸镀以热将蒸镀源加热，使蒸发为蒸气后沉积。所以本制程的缺点在于成分的控制不易，举表1中的MX分解为例。由于采用蒸发的方式，若是蒸发化合物，如硫化二银，就有可能产生硫和银分解的状况，使得被镀物的成分不精确。此外，在表1的受热分解方程式中，Oxides会因热分解而产生氧气和还原的元素，但氧气却容易被vacuum pump吸收，造成蒸发源和沉积物之间成分的不相等，发生明显的成分不精确。
　　此外，在蒸镀合金时，被镀物的镀膜不会依照合金的比例，反而会依照合金蒸发后的蒸气压比镀在被镀物上，造成被镀膜成分的估算错误。

4. 分子束磊晶生长
此制程有实际执行上的困难度，并不常在工业界中使用，故不讨论。

5. 溅镀
　　溅镀利用电浆产生的离子，借着离子对被覆材料电击靶材的轰击，使电浆内具有被覆材料的原子，在进行薄膜沉积反应。
　　溅镀本身受到溅射原子，多元散射方向的影响，不易得到在接触洞(contact hole)连续且均匀覆盖(conformal)的金属膜，进而影响填洞(hole filling)或栓塞(plug-in)的能力。因此，现在溅镀技术的重点，莫不着重于改进填洞时之阶梯覆盖率(step coverage)，以增加Ti/ TiN反扩散层/黏合层/湿润层(wetting layer)等之厚度:或是发展铝栓塞(Al-plug)及平坦化制程(planarization)，以改善组件之电磁特性，并简化制造流程，降低成本等。
　　现今传统的溅镀方法，无法在小接触口尺寸及高尺寸比的接触洞，得到理想的阶梯覆盖率。过于严重的接触洞口肩部沉积(shoulder或overhang)，常会导致洞口完全被封住。以致洞口底部留下孔隙(voids)，而无法达到所需的沉积厚度。下述三种方法即为了改善不良的阶梯覆盖率，而发展出来的技术:

5.1 长距离抛镀（Long Throw）
　　借着增加靶极(target)与晶圆间的距离（约一般溅镀距离的两倍），并且减少通入气体之流量(亦即在较低的制程压力下操作)。从靶极被溅射而出的金属原子，便有较大的机率，不致在溅镀的过程中，与其它金属原子或气体分子产生碰撞，而导致斜向之运动。也就是说Long Throw的精神在于努力提高被溅镀原子的平均自由路径(mean-free．path)．以减少其碰撞及散射的机会。如此一来，可以得到一方向性佳，且垂直于晶圆表面的原子流量(Flux)，因此可以明显改善填洞时对底部的覆盖率(bottom coverage)。
　　然而，Long Throw明显地沉积速率偏低，而且在同一晶圆上周围(edge)与中央(center)的厚度均匀度(thickness uniformity)并不十分理想．对于需有精确厚度控制的制程，是一大问题。另外，随着晶圆尺寸增大，Long Throw所带要的靶极至晶圆距离，也势必得作等比例以上的放大，这不仅是加高了溅镀室的高度，而且更增加了硬件设计、安装及维修的困难。尤其是随着溅镀室尺寸的变大、其溅镀金属原子的沉积速率亦有可能愈发降低，势必影响到工业界接受的程度。

5.2 直向性柱状管溅镀(collimated Flux)

　　如果我们在溅镀室中，在介于靶极与晶圆之间置入如图1所示的柱状管(Collimator)。此柱状皆是由许多细小的蜂巢结构所组成，每一柱状管的蜂巢结构(cell)，具有固定的高度/直径之尺寸比(Aspect ratio)。由靶极所溅射而出的金属原子，只有在某些角度之内，才可能通过柱状管，而到达晶圆表面。其余大部分之斜向发射，皆会被此柱状管所阻挡(filter out)，而自然沉积在柱状管上。换言之，此柱状管乃扮演着一类似，「滤网」的功能，只允许近乎直角的溅镀原子通过，而其过滤之效率，乃是由柱状管蜂巢结构的高度直径之尺寸比所决定。尺寸比愈大，所脱掉的原子愈多，愈可得到非常直向的原子流量。
　　由于过滤的金属太多，其沉积速率较一般溅镀慢上一倍以上，而且更会随着柱状管使用时间之增加更形恶化。(因为蜂巢结构的直径，会随着金属不断的沉积，而愈来愈小，使溅镀金属愈难通过)。此外，由于溅镀金属与柱状管之间，因材质、温度、沉积厚度等各种不同变因，所引发的机械应力(mechanical stress)或热应力(thermal stress)，更会使得沉积在柱状管上的金属沉积物，有剥落（peeling）之虑，无形中成为一个潜在的微尘来源(particle source)。另一项使用柱状管的缺点在于其溅镀金属(尤其是Ti)的薄膜特性，如应力、均匀度等．对于柱状管的状态，非常敏感。有柱状管之溅镀室，必须先经过充份的「热机」(bake out)与「热靶」(burn in)．方能确保各种薄膜性质的一致。如此一来，无可避免的增加了预防保养(Preventive Maintenance P/M)后，所需之复机时间。
　　Long Throw与Collimated Flux两种方法，对于小于0.2μm以下的接触洞大小，无法提供足够的底部覆盖率。所以为了继续金属溅镀的技术寿命，必须发展出另外新的制程技术，新技术必须:
A.大幅增加小尺寸，高尺寸比之接触洞的底部覆盖率。
B.改善沉积速率．以提高芯片产能(Throughput)。
离子化金属电浆(Ionized Metal Plasma)的技术。简称为IMP技术，应用了较一般金属溅镀高上10～100倍的电浆密度。以下为IMP的基本介绍:

5.3 离子化金属电浆(IMP)

　　IMP的基本示意图，如图2所示。其中包含了一组传统的磁式直流电源(Magnetron DC power)，以及另一组无线电频率之交流电源(RF power)。由Magnetron DC power所产生的电浆，用以将靶极上的金属原子溅射出来。当金属原子行经溅镀室中的空闲时，若通入较高的制程气压，则金属原子便有大幅的机会与气体产生大量碰撞，因而首先被「热激化」(thermally activated);若与此同时，施与RF power之电磁震荡，用以加速金属与气体及电子间的碰撞，则便有大量的溅镀金属可被「离子化」(Ionized)，离子化的溅镀金属，会因为晶圆台座上因电浆而自然形成之自生负偏压(self-bias)，而被直线加速往晶圆表面前进。如此一来，便可获致方向性极佳的原子流量(换句话说，极优异的底部覆盖率)，与不错的沉积速率。若在在晶圆台座上选择性地装上另一组RF偏压，以期达到更佳的底部覆盖率，并且更可藉此改变沉积薄膜的晶体结构。溅镀金属被离子化的机率，取决于其停留在电浆中的时间。若停留时间愈长，则其被热激化与离子化的机率也愈大。
　　通常出靶极被溅射下来的金属原子，都带有极高的能量(1到10ev)与极高的速度。这些高速原子在电浆中停留极短，便会到达晶圆表面，而无法被有效的离子化。因此IMP必须藉金属原子与气体之有效碰撞，来减慢其速度以拉长其停留时间。如图3所示。同时IMP亦可以沉积较少之厚度，仍可达到所需底部的覆盖厚度。如此一来，不仅可直接减少金属沉积的成本，更因沉积时间亦得以缩短，整体的芯片产能率(throughput)，将得以提高;所以制造成本较传统溅镀为低。

由于离子化电浆的溅镀制程日易成熟，所以在制程及设备上的发展已经有相当进步，目前所发展出的离子化溅镀制程可区分为下列四种种类
A. DC
B. RF
Magnetron
Reactive

　　如图3，为DC和RF的溅镀制程及设备示意图。DC溅镀（also known as diode or cathodic sputtering），是利用高压电源产生大量离子撞击靶，以达成溅镀的目的。而RF sputtering则是透过self-bias的voltage产生RF signal，让正负电流积分出的面积相等，避免电极版上充满负电。Magnetron的制程如同课程讲义所说，加入磁场，延长电子的运动路径，增加电子与起体分子的碰撞率，增加离子数。Reactive则是较新的技术，以化学反应的方法来产生离子，以轰击靶材。

6. 蒸镀、溅镀、分子束磊晶成长三者的比较
　　表2为此三种方法之比较。由于溅镀同时达成较佳的（1）沉积效率、（2）大尺寸的沉积厚度控制、(3)精确的成份控制、(4)较低的制造成本。所以溅镀是现今硅基半导体工业中主要采用的方式，而蒸镀多用在化合物半导体工业中或是实验室级设备。

表2 三种物理气相沉积法的比较

7. PVD制程设备介绍
　　市面上关于PVD的设备虽然相当多，各家也都有独特的技术。但是在搜集资料上的过程中，设备的资料，却明显的相当稀少。下文所介绍的设备，则以蒸镀、溅射装置为主。

7.1 蒸镀
真空蒸镀机
在蒸镀设备中，最传统的蒸镀机，就是如图4的真空蒸镀机。透过热，将靶材蒸气，沉积到被镀物上。
图4为设备图，而图5则为真空蒸镀的示意图。底部放置的是蒸镀的source，在四周上布上wafer substrates。这些substrates安装在2～3个类似锅盖型的盖子上，使得在一次的蒸镀过程中，可以镀上许多substrate，
 

　　提高生产量，并在机组使用运转时时，让这些盖子不断对着surface source旋转，若要分析为何这些座台要做成的几何形状要是圆形或是椭圆形？要摆几个？在座台上的substrate要如何分布才符合要求？要探求答案，这其中就牵涉了许多几何模型与数学运算推导。
　　若只考虑最基本的要求，在真空蒸镀机中，扣除考虑产量、消耗能量等等成本性因素，而以产品的良率、作为优先的考虑时。就要顾虑到是否在座台上每片substrate彼此之间的薄膜厚度都沉积到相同（或是相似）。
　　此外，在同一片里沉积的厚度也必须相似（就是所谓的真平度），substrate上的薄膜厚度必须均匀，要符合这些要求，然后又符合到高产量、低消耗等等问题，就是考验着半导体制程设备的设计师必须要规划出制程设备应该如何具备到应有的功能。
　　

　　先考虑每片之间沉积的厚度必须相同的问题，分析图5、图6的surface source沉积图，推导出公式：
令=total evaporated mass， 令=被镀物面积上的接收量
则 ，则可由此得到蒸镀在同一接收量的强度下，source的角度对距离关系图。
　　图7中有许多条椭圆形实线，每一条椭圆形实线，都代表特定的n值，只要沿着同一条实线（在2度空间为线，在3度空间则为椭圆面），所接受的蒸镀量相同。
　　而n值的决定，必须仰赖不同金属或不同的制程条件，才能决定不同的n值，这条实线会随n不同而有所改变，但大体都成椭圆状。所以这是为何盖子要做成近似大同电饭锅锅盖的形状，这样才能符合图7中的椭圆状曲线。除了座台的形状，座台在蒸镀的过程中，座台旋转，更能达到薄膜厚度在substrate彼此间均匀分布的目的。
　　就像光在不同的距离和不同的入射角强度不同一般。蒸镀也会造成在不同的角度及距离厚度不均匀的状况发生，见图8，令L为从substrate中点到边缘的距离，h则为source到substrate的距离，可清楚的从图中看出，当蒸镀入射的角度越偏时，沉积的厚度越薄，所以在每个座台上安放的substrate空位大小为多少，也必须从沉积厚薄的分布来考虑。以得到一个均匀的厚度。此设备的substrate的台座上，要如何规划出被镀物离source的角度和距离，才能够在均匀的沉积下，得到最大的产量。在在都是设备工程师需要考虑的问题。

电子束真空蒸镀机（Electron Beam Evaporator）
如图9为设备照片图，本设备主要的使用原理，是利用e-gun产生带电离子，来轰击靶材，使得靶材蒸发，镀到被镀物上。
本设备具有下列特点
A.经常使用在高纯度的薄膜上，所以污染较少。

B.几乎适用于任何材料，而且沉积速率容易控制。
C. The effective crucible is the unmelted skull material next to the water-cooled crucible or copper hearth.
D.可以使用multiple-source unit，以因应连续多层的制程或是同时启动的沉积条件。
E.如图10，可从上视图看出4个圆圈，代表说可以镀完4个再取出substrate，以批处理的方式，增加工作效率。
本设备和传统蒸镀的不同在使用了e-gun作为加热的组件，而非传统的电阻等加热方式，所以整体工作机台的温度不易提升，便可提高沉积物的纯度，控制整体工作环境的污染。如图11即为e-gun的实体图、图12则说明了e-gun的操作状况，将欲镀物放置在坩锅中，thermionic filament自下方一端阳极、一端阴极的射管加速后射出，中间经过磁场转弯，然后轰击靶材，使的靶材变为evaporant蒸镀在被镀物上。

Configuration of the e-gun source说明如下：
A.电子以热离子的形式离开加热的细丝
B.阴极细丝的assembly potential被加负偏压（相对于grounded anode by anywhere from 4~20kV），以控制电子动能
C.磁场将电子转向270度，并将电子定位在靶材上，使evaporant charge在ground potential。
 

蒸镀设备的规格考虑因素介绍
A.加热器必须在整体系统达到negligible vapor pressure前先达到升华点的温度，以免形成合金。
B.加热器不可污染蒸气，与蒸气反应或化为合金，
C.在电阻型加热的sources中，需要低电阻与高电流的电源供应。
D.下列表为各种具有耐火性质的金属融点

E.从上述说明可知，越不容易融化的物质，越适合作为heating sources。
钨线 sources
1. Helical coils: used for metals that wet tungsten readily
2. 锥形篮（basket）：适合用在不易wetting的材料
耐火板金sources
适合用在要先融化再沸腾的材料
Sublimation furnaces
避免evaporant 颗粒四处溅射
陶瓷材料
一般而言，是由Oxides, pyrolytic BN,graphite和耐火材料所做成的圆柱状试杯。
F.加热方法：电阻加热、高频induction电流加热两种方法较为常见，但这些方法的缺点有：
容易被heaters，支撑的材料污染
会被相当低的输入电源水平限制
不易沉积高纯度的薄膜
越高融点的材料，沉积速度往往越慢
G.评估比较

H.图13为各种蒸镀的设备材料图示、图14则表示了蒸镀过程应有的组件。在中央有一项组件名称为source bottle，这样组件的功能是为了避免在材料升华时，蒸气溢散，所以用一开孔的盒子将蒸气包住。

7.2 离子化溅镀的制程设备介绍

Ion-beam-assisted deposition
Ion-beam-assisted deposition的制程和图15相似，是以离子束取代电浆，让蒸镀的蒸气，受到离子束的撞击而镀在substrate上。但在设备的装置上则差异较大。在图16中，Ion source和evaporation的控制是两相独立的控制系统，两者皆可独立操作而彼此不受影响。而Shutter 的旋转决定了空格的开关与否。若是空格打开则substrate沉积开始，若是关闭，则substrate不会受到沉积物的附着。 substrate holder具有旋转的功能， Ion probe 用以检测离子束密度、浓度。所以本设备可以有两种型态的configuration工作型态。
dual-ion-beam system：一个ion beam来溅镀靶材，另一个ion sourece轰击depositing film
ion-assisted deposition：一个ion source用来连接材料源蒸发source，并且配合着快速的薄膜沉积以及离子轰击。
Ionized cluster beam deposition

 如图17，因为原子和原子间彼此会有互斥现象，所以一个一个的原子，比较不容易在被镀物表面沉积。 Ionized clusters 是为了加速电子打成离子聚为一团的技术，在图17中就可以看出离子团比较容易在表面附着的情况。虽然一团比起一颗容易成核，但在制程中特别需要注意温度。至于制程的设备，则显示在图18。当中性原子团从source material射出后，以电子打成一团。nozzle accelerating electrode 是为了电极加速，然后有带电的cluster和没有带电的cluster，最后会在substrate上沉积。

8. 专利新知
溅镀装置
公告编号：332896

发明人：小林正彦
说明：本发明是一种半导体制程的溅镀设备。利用溅镀法沉积薄膜，可以在高密度电路、高纵横笔的孔洞结构，得到较佳的覆盖率。然而传统方法均有缺陷。图19包含了（1）真空容器（2）阴极，一靶位于阴极正前方（3）基版座。阴极上靶大小Dt于Q1角度满足tanQ1＝（Dt-Ds）/2L及Q2角度满足tanQ2＝A/B。A为被沉积细孔开口直径或宽度、B为该孔之深度、Ds为基板大小、L为靶至基板距离。本装置可作为磁控管溅镀，主要特征在于可依据薄膜沉积于基版上的大小、细孔纵横比及靶至基板距离，依据上述公式选择最适当尺寸之靶，其中最好将N值设为0.7～1.2以达道具高能量效率，又有足够的细孔底部覆盖率。当Dt决定后，基板周围细孔底部覆盖不均的现象会消失。上述公式，除了对低压长距离溅镀具有功效外，对于其它不同的溅镀装置亦适用。

薄膜气相淀积装置
公告编号：331652
发明人：村上武司
说明：本发明是关于薄膜气相淀积装置，适合在气相中淀积装置，适合在气相中淀积如钛酸钡/钛酸锶等高介电常数薄膜。
高介电常数材料之薄膜气相淀积的特征在于气相材料气体必须保持在很窄的高温范围，若反应室中有不规则的温度变化，则材料 会自气相析出，污染反应室，浪费材料。此外，反应室中环境温度与机才温度必须彼此严格地分别控制，薄膜性质不易稳定控制。
如图20，包含了反应室、温室控制构件、基材旋转构件、基材温度控制构件、反应物气体供应够件、气体排放构件。
利用基材加热器精密且快速的控制基材温度（是基材温度，加热器可改变与基台的距离）。基材旋转构件具有中空转子支撑并旋转基材。反应温度调节构件调节反应室内反应气体温度，并防止反应气体析出污染反应室。

在溅射后操控一基底之方法和溅射装置
公告编号:332307
发明人:小林正彦
说明：此专利是为了解决于溅射射沉积薄膜后，处理基底的技术和装置的相关问题。
以溅射射技术进行薄膜沉积的一项问题是膜质量（如金属联机的电阻系数）的稳定。在传统的溅射装置中，沉积膜质量的不稳定导因于基底性贷的变动，尤其是在基底由溅射室取出时，高温基底在大气环境下，虽然时间很短，但高温薄膜吸收氧、水气等，将造成质量不稳定。图21，为本发明之装置且示意图。在完成真空溅射沉积薄膜后，高温基底放入冷却台在适当的时间内强迫冷却到一定沮度以下，才取出于大气环境中。如此，可避免传统装制造成如热阻变化等不稳定薄膜性质。

9. 未来PVD的发展趋势
　　近年来半导体组件设计朝高密度、高速度化，配线朝多层化及微细化之趋势，尤其是运用于逻辑组件上之制程，当晶体间配线之线宽及间距变小时，伴随而来之讯号延迟及电致迁移(Electro migration, EM)问题则不容忽视。因此，未来选择低阻抗、耐高电流之配线材料．及低介电常数(Low-K)之绝缘层，将是未来发展之课题。
　　 近年来对于配线材料改进方面，主要将铜当做下一世代之主要线材。因为铜配线与日前广泛使用之铝配线相比，有较低之阻抗值(Cu:1.7;Al:2.7)，较高之熔点(Cu:l083C; A1:660C)，以及电致迁移方面比起铝配线有较佳之可靠度特性。另外一方面，在于配镍之结构上与目前配线有所不同，早期为镀完铝配线膜后上光阻，蚀刻铝配线。未来主流则为波纹法(damascene process)，先上绝缘层后蚀刻绝缘膜形成所需之配线沟槽后，做阻障层及铜膜之配线，之后再利用化学机械研磨法(CMP)将铜及阻障层给予去除，即完成铜之配线制程。重复上述步骤即可得平坦化之多层配线。
　　 铜膜之堆积法有:物理气相沉积法(PVD)、化学气相沉积法(CVD)等方法。在半导体设备中，PVD之技术理论是最容易被接受的。不过在于阶梯被覆性(step Coverage)之改良上，各厂家在设备上都有特别之设计，CVD则超过10年以上之研发，目前仍在进行中。
　　另一个PVD必须面对的课题，当是随着低介电常数之命电化合物层材料(low-dielectric)之引入，PVD所能拱作的制程温度，也必须随之降低。这对上述的铝栓塞及平坦化制程，将是极大的考验;因此如何发展低温的PVD制程，将是另一项重点。
　　最后，在进入0.l8μm以下的世代，Cu成功取代Al而成为导线金属。可以肯定的是PVD以其优秀的镀膜能力及低制造成本，必将是大家率先发展的重点，也势必将带动另一场金属化制程的创新。